英特尔® Cyclone® 10 10CL010 FPGA

规格

导出规格

基本要素

I/O 规格

封装规格

订购与合规

订购与规格信息

Intel® Cyclone® 10 10CL010 FPGA 10CL010YM164C6G

  • MM# 965227
  • 规格代码 SR4CJ
  • 订购号 10CL010YM164C6G
  • 步进 A1
  • MDDS 配置 ID 698760746067

Intel® Cyclone® 10 10CL010 FPGA 10CL010YU256C6G

  • MM# 965228
  • 规格代码 SR4CK
  • 订购号 10CL010YU256C6G
  • 步进 A1
  • MDDS 配置 ID 695598746241

Intel® Cyclone® 10 10CL010 FPGA 10CL010ZU256I8G

  • MM# 965229
  • 规格代码 SR4CL
  • 订购号 10CL010ZU256I8G
  • 步进 A1
  • MDDS 配置 ID 695890746462

Intel® Cyclone® 10 10CL010 FPGA 10CL010YM164C8G

  • MM# 967111
  • 规格代码 SR5YK
  • 订购号 10CL010YM164C8G
  • 步进 A1
  • MDDS 配置 ID 700647

Intel® Cyclone® 10 10CL010 FPGA 10CL010YE144C8G

  • MM# 967735
  • 规格代码 SR6GJ
  • 订购号 10CL010YE144C8G
  • 步进 A1
  • MDDS 配置 ID 696223744443

Intel® Cyclone® 10 10CL010 FPGA 10CL010YU256I7G

  • MM# 967736
  • 规格代码 SR6GK
  • 订购号 10CL010YU256I7G
  • 步进 A1
  • MDDS 配置 ID 695571746578

Intel® Cyclone® 10 10CL010 FPGA 10CL010YM164I7G

  • MM# 968086
  • 规格代码 SR6SC
  • 订购号 10CL010YM164I7G
  • 步进 A1
  • MDDS 配置 ID 695866

Intel® Cyclone® 10 10CL010 FPGA 10CL010YU256C8G

  • MM# 968087
  • 规格代码 SR6SD
  • 订购号 10CL010YU256C8G
  • 步进 A1
  • MDDS 配置 ID 697045745730

Intel® Cyclone® 10 10CL010 FPGA 10CL010ZM164I8G

  • MM# 968795
  • 规格代码 SR7CV
  • 订购号 10CL010ZM164I8G
  • 步进 A1
  • MDDS 配置 ID 697383

Intel® Cyclone® 10 10CL010 FPGA 10CL010YM164A7G

  • MM# 999A24
  • 规格代码 SRF4P
  • 订购号 10CL010YM164A7G
  • 步进 A1
  • MDDS 配置 ID 698749745828

Intel® Cyclone® 10 10CL010 FPGA 10CL010YU256A7G

  • MM# 999A25
  • 规格代码 SRF4Q
  • 订购号 10CL010YU256A7G
  • 步进 A1
  • MDDS 配置 ID 694382

交易合规信息

  • ECCN EAR99
  • CCATS NA
  • US HTS 8542390001

PCN 信息

SR6SC

SR4CL

SR4CK

SR4CJ

SR6GK

SR7CV

SR6GJ

SR5YK

SR6SD

驱动程序和软件

最新驱动程序和软件

可供下载:
全部

姓名

发行日期

首次推出产品的日期。

光刻

光刻是指用于生产集成电路的半导体技术,采用纳米 (nm) 为计算单位,可表示半导体上设计的功能的大小。

逻辑元素 (LE)

逻辑元素 (LE)是英特尔® FPGA 体系结构中最小的逻辑单元。LE 结构紧凑,提供具有高效逻辑使用的高级功能。

结构和 I/O 相锁环路 (PLL)

结构和 IO 相锁环路用于简化英特尔 FPGA 架构中时钟网络的设计和实现,以及与设备中的 IO 单元相关联的时钟网络。

最大嵌入式内存

英特尔 FPGA 设备的可编程结构中的所有嵌入式内存块的总容量。

数字信号处理 (DSP) 区块

数字信号处理 (DSP) 区块是受支持的英特尔 FPGA 设备中的数学构建模块,包含高性能乘法器和累加器,可实现各种数字信号处理功能。

数字信号处理 (DSP) 格式

根据英特尔 FPGA 设备家族,DSP 模块支持不同的格式,如硬核浮点、硬核定点、增速和累加以及仅累加。

最大用户 I/O 数量

在最大可用封装中,英特尔 FPGA 设备中通用 I/O 引脚的最大数量。
†根据封装的不同,实际数量可能会更低。

I/O 标准支持

英特尔 FPGA 设备支持的通用 I/O 接口标准。

最大 LVDS 对

在最大可用封装中,可在英特尔 FPGA 设备中配置的最大 LVDS 对数。有关按封装类型计算的实际 RX 和 TX LVDS 对数,请参阅设备文档。

封装选项

英特尔 FPGA 设备具有不同的封装大小,不同的 IO 和收发器数,以满足客户系统需求。